(19) 日本国特許庁 (JP)

①特許出願公開

⑫ 公開特許公報 (A)

昭58-210678

(5) Int. Cl.³ H 01 L 29/78

識別記号

庁内整理番号 7377-5F 砂公開 昭和58年(1983)12月7日

発明の数 3 審査請求 未請求

(全 7 頁)

匈パワーMOSFET構成体及びその製造方法

②特 願 昭58-86740

②出 願 昭58(1983) 5 月19日

優先権主張 **②1982年5月20日③米国(US)**

3)380170

⑩発 明 者 マジュカール・ビー・ボラ

アメリカ合衆国カリフオルニア 95030ロス・ガトス・ランスペ

リー・コート110

⑰発 明 者 ビクラム・エム・パテル

アメリカ合衆国カリフオルニア 95070サラトガ・ドハビルラン ド・ドライブ19444

⑩出 願 人 フエアチアイルド・カメラ・ア ンド・インストルメント・コー

ポレーション

アメリカ合衆国カリフオルニア 94042マウンテン・ビユー・エ

リス・ストリート464

砂代 理 人 弁理士 小橋一男 外1名

明 報 雪

1. 発明の名称

パワーMOSFET構成体及びその製造方法 2. 特許請求の範囲

2. 上記第1項に於いて、前記電気的接続を与える手段が前記開口内に付着形成された電極を有することを特徴とする構成体。

3. 上記第1項に於いて、前記ドレイン領域

が半導体物質からなるエピタキシャル層を有する ことを特徴とする構成体。

- 4. 上記第2項に於いて、前記電気的接続を与える手段がその上にエピタキシャル層が形成されている半導体基板を有することを特徴とする構成体。
- 5. 上記第1項に於いて、前記開口が実質的に垂直な観壁を有することを特徴とする構成体。
- 6. 上記第1項に於いて、前記ゲート電極がポリシリコンを有することを特徴とする難成体。
- 7. 上記第5項に於いて、前記絶縁物質が二酸化シリコンを有することを特徴とする構成体。
- 8. 半導体構成体の製造法に於いて、第1 事電型の半導体ドレイン領域は上に導電性ゲートの領域は上に導電性がサートの領域に対し、前記に関係では対し、前記に関係では対し、前記を表して対導電型の不純物のでは対導電型不純物がを第1導電型不純物がを第1ででは、前記ドレイン領域の1部を除去して

前記電極に隣接する開口を形成し前記除去した領域を前記第1準電型不純物部を貫通するが前記反対導電型不純物部を貫通することがない様に延在させ、前記ドレイン領域、前記ソース領域、前記ゲート電極への電気的接続部を設けることを特徴とする方法。

9. 上記第8項に於いて、導電性ゲート電極を形成する工程に於いて、前記絶縁物質層上にポリシリコンを付着形成することを特徴とする方法。

10. 上記第8項に於いて、第1導電型と反対 導電型の不純物を導入する工程に於いて、第1導 電型不純物及び反対導電型不純物をイオン往入す ることを特徴とする方法。

11. 上記第10項に於いて、第1導電型の不純物と反対導電型の不純物を導入する工程の後に第1簿電型不純物及び反対導電型不純物を拡散させる工程を行なうことを特徴とする方法。

12. 上記第8項に於いて、前記ドレイン領域の1部を除去する工程に於いて、前記ドレイン領域をエッチングすることを特徴とする方法。

- 3 **-**

3. 発明の詳細な説明

本発明は集積回路構成体及びその製造方法に関するものであって、更に詳細には、高速度化されたスイッチング速度を有すると共に改善されたプレークダウン特性を有する改良したパワー金属一酸化物ー半導体電界効果型トランジスタ(MOSFET)に関するものである。

集積回路製造技術に於いて弛まなき改善が成さ

13. 上記第12項に於いて、前記エピタキシャル圏をプラズマでエッチングすることを特徴とする方法。

14. 上記第8項に於いて、前記電気的接続部を設ける工程に於いて、前記開口内に金属を付着させることを特徴とする方法。

15. 上記第14項に於いて、前記電気的接続 部を設ける工程に於いて、更に、下側に存在する 一層高度にドープされている半導体基板上にドレ イン領域を形成することを特徴とする方法。

16. 上記第8項に於いて、前記第1導電型が N導電型であることを特徴とする方法。

17. 上記第8項に於いて、前記電気的接続部を設ける工程の前に、前記開口を介して付加的に反対導電型不輔物を導入する工程を行なうことを特徴とする方法。

18. 上記第 1 7 項に於いて、前記付加的な反対導電型不輔物が前記ゲート領域の下側に反対導電型領域を形成することを特徴とする方法。

19. 半導体構成体の製造方法に於いて、第1

- 4 -

れた結果、比較的大容量のパワーで能率的な高周 被数スイッチング動作を行なうことの可能なMO SFETを製造する様になってきた。パワーMO SFETは、集積回路製造技術を使用することに よって製造することの可能な最初のパワー半導体 デバイスの一つを代表している。パワーMOSF ETに関する文献としては、"高速度に於ける大 容量ワットのスイッチング動作(Switching L ots of Watts at High Speed)"。B Baliga 著、IEEEスペクトラム。1981年12 月、42-48頁、がある。

高度パワーMOSFET構成体を製造する為の有用な1技術はVDMOSであり、VDMOSはV形状をした構内に二重拡散を使用して製造したMOSデパイスのことを意味する。しかしながら従来製造されているVDMOS構成体は幾つかの欠点を有している。この様な従来のデパイスは、る常生パイポーラトランジスタの2次プレークタウンに極めて影響を受け易いということである。更

に、この様な構成体は、オンされた場合に、通常 好ましからざる大きなドレイン対ソース抵抗を有 するものである。加えて、この様なデバイスはそ の寸法が比較的大きなものであることから好まし からざる程度に低い速度でスイッチ動作を行ない、 且つゲート容量が大きいものである。

本発明に基づいて製造された半導体構成体の 1 形態に於いては、上表面を有する第1 準電型の半

- 7 -

貫通するが前記反対導電型部を貫通しない様に延在させ、前記ドレイン領域、前記ソース領域、前 記グート電極へ電気的接続を設ける上記各工程を 有するものである。

以下、版付の図面を参考に、本発明の具体的実 施の懸様について詳細に説明する。本発明半導体 構成体の好適実施例の断面を第6図に示してある。 第1図乃至第6図は本発明パワーMOSFET構 成体を製造することが可能な方法の各ステップを 示している。 第1 図は、公知のプロセスを使用し て製造することの可能な半導体構成体の断面を示 している。第1図に示した如く、軽度にドープし たN-導電型エピタキシャルシリコン層12が高 度にドープしたN+導電型シリコン基板10の上 表面上に付着形成されている。好過実施例に於い ては、基板10は市販されているシリコン基板で あって、不純物濃度10¹⁹ 原子数/ccヘアンチモ ニでドープされているものである。適宜のエビタ キシャル反応器を使用して基板10の上表面全体 にエピタキシャル層12を形成することが可能で

-8-

ある。好選実施例に於いては、エピタキシャル層12は10万至50ミクロンの厚すするものである。

基板10はエピタキシャルシリコと12への電気

的コン12はタキシャルシリコとリンを発明がある。

ま板10はエピタキシャルシリンとはなり、エピタキシャルを形成

する。とじょりコン層15を形成する。好選実施

の厚さを有し、その下側の構成体を 1,000℃の温度

形成される。二酸化シリコン瘤15は 2,000人

の厚さを相観素中において加熱することによ明が

の原なれる。二酸化シリコン瘤15は本発明が

のアヘ2時間酸素中において、加熱する。

形成される。一下酸化酸を形成する。

二酸化シリコン暦 1 5 の上表面上に、例えば、C V D 技術を使用してポリシリコン暦 1 8 を付着形成する。ポリシリコン暦 1 8 は、約 8,000人の厚さで、砒素によって不純物濃度 1 O²⁰ 原子数/ccにドープされている。ポリシリコン暦 1 8 を付着形成する際にドープすることも可能であるが、ポリシリコン暦 1 8 を付着形成した後に公知の拡

取乃至はイオン注入プロセスを使用して不純物を 導入させることも可能である。導電性ポリシリコ ン暦 1 8 の領域がゲート 電極を形成する。最後に、 第 1 図に示した如く、ポリシリコン層 1 8 の上表 面上に第 2 の二酸化シリコン層 2 0 を形成する。 この場合に、例えば、その下側に存在する構成体 を 3 0 分間 1,000℃の温度へ加熱することにより 5,000人の厚さの二酸化シリコン層 2 0 を形成する。

-11-

で、第3図に示した構造をエッチングして、第4 図に示した如く、領域22及び24の中央部分の 底部から二酸化シリコン層26を除去する。この 工程は公知のプラズマエッチング装置及び四弗化 炭素エッチングガスを使用することによって行な うことが可能である。

して比較的概方向に切込んだ満を形成する。二酸化シリコン瘤15.20を除去するのに適したエッチングガスとしては四弗化炭素があり、一方四塩化炭素を使用してポリシリコン瘤18を除去することが可能である。明らかな如く、本発明パワーMOSFET構成体のゲート電極を必要とする箇所にポリシリコン層18を残存させる。

- 12-

を拡散させて第4図に示した如き構造とさせる。別法としては、周知の二重拡散プロセスを使用してこれらの不純物を導入させることも可能である。好適実施例に於いては、P導電型領域30は表面不純物濃度が10¹⁷ポロン原子数/ccであり、N 導電型領域33が表面不純物濃度10²⁰砒素原子数/ccを有するものである。

これらの不純物を導入することは、 と 共に が の で を 導入 する と 上に 形成 されて で の で を か し し で が の で で で で で が の で で で で が が が の 異 方 性 化 す る の の さ で が の 異 方 性 化 す の の 満 を 形成 す る 。

エピタキシャル層 1 2 内に関口 2 1 を形成した 後に、ポロン乃至はその他の P 準電型不純物を開口 2 1 の底部内にイオン注入し領域 3 6 を形成 力 る。典型的には、この領域 3 6 は 1 0 20 原子 数 / ccの 濃度 ヘトープされる。次いで、必要に応じ、 加熱を行なって P 準電型 不純物 3 6 を拡散させ第 5 図に示す如き 構造とさせる。

- 15 -

いる。MOSデバイスのプレークダウン電圧は、 通常、寄生パイポーラデバイスのコレクターエミ ッタプレークダウン電圧によって制限されており (一方、該コレクターエミッタプレークダウン電 圧はコレクターペースプレークダウン電圧とペー ス抵抗との積に比例している)、従ってペース抵 抗を低くすることにより全体的なパワーMOSデ パイスのプレークダウン電圧が増加される。単一 チップ上に形成されるMOSデバイスの集積度を 増加させることによって構成体の相互コンダクタ ンスを改善することによって前記プレークダウン 電圧を更に増加させることが可能である。ゲート 及びソースを自己整合させることにより単位セル 毎のゲート容量を低下させることによって相互コ ンダクタンスとゲート容量の比を増加させること が可能であり、そうすることによりスイッチング 速度が向上される。

第6図に図示した構造から得られる効果としては、寄生パイポーラNPNトランジスタのペース 抵抗が著しく減少されているということである。 に放いては、ゲート電極18の全ては互いに電気的に接続され、又ソース電極40も全て互いに接続される。この様な構成とすることにより、1個のチップがその中に存在する何れの1個のMOSFETよりも実質的に大きなパワーを制御することが可能となる。

第7図は第6図に示した集積回路構成体の個別的回路の等価回路図を示している。第7図に示しているの第7図に示しているの第7回に示しているの第7回に示して、サート30と、サース33と、ドレイン12とのが表示を対しているのでは、サース33への電気的接続を与えており、一方は、サース33への電気のを検索を与えてが成り、10はドレイン12へのでの中に形成されるで生パイポーラトランジスタは、コレクタ12と、で生パイポーラトランジス30とによって構成される。

ゲート及び寄生ペース領域30の下側に存在する高度にドープしたP導電型領域36は、寄生パイポーラトランジスタのペース抵抗を減少させて

-16-

このことは、N+拡散域333の端部がその上側に存在するポリシリコンクート18の端部のとき。を合されていることから得られるものであるランとの自己整合構造により、寄生パイポーラトン電電により、明60回に示した機造により、第6回に示いった機造にないすかが、小型化されているので、ソース横にはレイン間の抵抗が減少されており、従来の構造と比較して相互コンダクタンスが向上されている。

以上、本発明の具体的構成に付いて詳細に説明 したが、本発明はこれら具体例にのみ限定される べきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論 である。例えば、本構成体を逆極性でパイアスす ることにより、ソースはドレインとなり、ドレイ ンはソースとなる。

4. 図面の簡単な説明

第1 図は公知の技術を使用して製造することの可能な半導体構造を示した断面図、第2 図は第1 図の構造をエッチングした後の状態を示した断面

- 1.8 -

図、第3図は付加的な絶縁層を形成した後の状態を示した断面図、第4図はP導電型不純物を導入した後の状態を示した断面図、第5図はエッチングを行なうと共に付加的なP導電型不純物を導入した後の状態を示した断面図、第6図は完成した構成体の電気的構成を示した回路図、である。

(符号の説明)

10: シリコン基板

12: エピタキシャル層

15: 二酸化シリコン層

18: ポリシリコン層

20: 二酸化シリコン層

21: 開口

25.26 : 二酸化シリコン層


 3 0 :
 P 導電型領域

 3 3 :
 N 導電型領域

 3 6 :
 P 導電型領域

 4 0 :
 金属接続体

-19-





特開昭58-210678 (7)


手統補正由


若杉和夫 股

昭和58年 6月20日









事件との関係 特許出願人

アメリカ合衆国, カリフォルニア 94042, マウンテン ピュー, エリス ストリート 464 フェアチァイルド カメラ アンド インストルメント コーポレーション

昭和58年 特 許 顧 第 86740 号

パワーMOSFET構成体及びその製造方法

4. 代 理 人

特許庁長官

1. 事件の表示

2. 発明の名称

3. 補正をする者


東京都港区虎ノ門5丁目3番20号 仙石山アネックス 311号室(電話438-0858) 小 橋 田 原 特 許 事 務 所 (5779)弁理士 小 橋 一 男 住所 男小孙 名標理 第一十

5. 補正命令の日付

6. 補正により増加する発明の数

7. 補正の対象 図 面. 委 任 状

8. 補正の内容



Requested document:

JP58210678 click here to view the pdf document

Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques Patent Number: ☐ US4503598 Publication date: 1985-03-12 PATEL VIKRAM M (US); VORA MADHUKAR B (US) Inventor(s): Applicant(s): FAIRCHILD CAMERA INSTR CO (US) Requested Patent: ☐ JP58210678 Application Number: US19820380170 19820520 Priority Number(s): US19820380170 19820520 IPC Classification: H01L21/22; H01L21/467 EC Classification: H01L21/336B2B, H01L23/485, H01L29/10G, H01L29/78B2B Equivalents:

Abstract

A power MOSFET semiconductor structure is fabricated using the steps of depositing an epitaxial layer 12 of N conductivity type silicon on an underlying silicon substrate 10 of N conductivity type, forming a plurality of polycrystalline silicon electrodes 18 on the epitaxial layer 12, each electrode 18 being separated from the epitaxial layer 12 by a layer of insulating material 15; introducing P 30 and N 33 conductivity type impurities into the epitaxial layer 12 between the electrodes 18, the P type impurity 30 underlying the N type impurity 33; removing regions of the epitaxial layer 12 to form openings 21 in the epitaxial layer 12 between the electrodes 18, the removed regions 21 extending through the N type region 33 but not through the P type region 30; and depositing electrically conductive material 40 in the opening 23. The resulting semiconductor structure includes an N type substrate 10, an N type epitaxial layer 12, an opening 21 in the epitaxial layer 12 extending downward a selected distance, an upper N type region 33 surrounding the opening 21 and extending to the surface of the epitaxial layer 12, a lower P type region 30 which extends to the surface of the epitaxial layer 12 and everywhere separates the N type region 33 from epitaxial layer 12, an electrode 40 formed in the opening and extending to the upper surface of the epitaxial layer 12, and a second electrode 18 disposed above epitaxial layer 12 and separated from it by insulating material 15.

Data supplied from the esp@cenet database - 12